サイドバー
technology:cpu:rzt1:rzt1-cache-spec
RZ/T1 キャッシュ仕様確認
RZ/T1のキャッシュ制御レジスタを調べて仕様を確認したメモ。
キャッシュ制御レジスタの値
CLIDR
「0x90000003」
- CL1=0x3（独立した命令とデータキャッシュ）
- CL2=0x0（L2はなし）
CCSIDR
「0xf007e019」
- LineSize=0x1 → 8word(8byte)
- Assoc=0x3 → 4way
- NumSets=0x3F → 64sets
32(1ライン) × 64(セット数) × 4(way) = 8192 = 8KB
T-Kernel関連するソース
「rtk_kernel for RZ/T1」での所在は下記。
| 分類 | ソース所在 |
|---|---|
| T-Monitor | $BD/monitor/hwdepend/app_rzt1/src/cpuctl2.S |
technology/cpu/rzt1/rzt1-cache-spec.txt · 最終更新: 2020/01/07 14:28 by yoko
特に明示されていない限り、本Wikiの内容は次のライセンスに従います： CC Attribution-Share Alike 4.0 International
